

单电子电路的鲁棒性研究

周孔丹, 李 宁, 鲁华祥
(中国科学院 半导体研究所, 北京 100083)

摘 要:分析了单电子器件和人工神经网络的特性,从理论上证明了用人工神经网络构建单电子电路的可行性,并对单电子器件隧穿结隧穿特性和单电子振荡器的功能进行了仿真分析验证,同时研究了单电子振荡器的应用.本着可靠和复杂度低的前提,应用人工神经网络构建了一个单电子电路加法器模型,从模型的鲁棒性角度和电路的复杂性角度,用仿真软件对其进行了仿真分析.结果表明,神经网络是构建鲁棒性单电子电路的可靠方法,Pspice能够为成为单电子电路仿真的有效工具,为以后相关研究奠定了一定基础.

关键词:单电子;神经网络;鲁棒性

中图分类号: TP18 **文献标识码:** A **文章编号:** 1673-4785(2008)03-0195-06

Researching the robustness of single electron devices

ZHOU Kong-dan, L IN ing, LU Hua-xiang
(Institute of Semiconductors, Chinese Academy Sciences, Beijing 100083, China)

Abstract: This article analyses the features of single electron devices in an artificial neural network. The feasibility of constructing single electron circuits using an artificial neural network is proved theoretically. Then, its tunneling effect and the function of a single electron oscillator were simulated and verified. Based on this, the applicability of a single electron oscillator was researched, and a single electron adder was created using an artificial neural network. Simulations were made to check its reliability and reduce the complexity of the circuit as much as possible. The results show that a neural network is an efficient method for the construction of a robust single electron circuit, and Pspice is an effective tool for the simulation of an SET circuit.

Keywords: single electron; neural network; robustness

超大规模集成电路芯片的线宽已做到 45 nm, 美国工业界估计在今后几年内,线宽将减少至 10 nm 左右,现在国际、国内都已研制出了 15 nm 的实用晶体管.随着纳米电子器件研究的深入和实用器件的不断成熟,集成电路将逐渐进入纳米时代.纳米器件如何组成系统来满足未来对计算机、电子系统性能要求,已成为一个迫切需要研究的问题.在日本单电子器件的模拟异常活跃,东京大学信息和通讯工程系的 Shuhei Amakawa 等人开发出 SET-SPICE 模拟器,Osaka 大学电子和信息系统的 Masaharu Kirihara 等人开发出 CAMSET 模拟器.国内上海交通大学微电子研究所蒋建飞教授课题组开展了一些 SET

电路模拟,他们提出分别以三结电容耦合单电子晶体管和单电子旋转栅替代双结单电子晶体管,这样可抑制各种噪声.下一步的工作将已有的模型与实际 SET 元器件的制作更好地结合起来,以使单电子理论模型有更实际的指导意义.

1 纳米器件的发展阻力以及解决方案

1.1 纳米集成电路的构建阻力

当器件尺寸缩小到纳米量级时,一方面热起伏会限制器件性能的一致性,另一方面,与不规则掺杂分布、工艺参数起伏等相关的问题就出现了,做成的大量纳米器件中可能有相当一部分不能有效工作,因为总的器件数目可能数以十亿计,随后的测试和修正工作量十分浩大,几乎不可能实现.为解决上述问题,一方面要继续研究、发展更先进的纳米工艺、更新结构和原理的纳米电子器件,另一方面也需要

收稿日期: 2007-10-22

基金项目: 国家自然科学基金资助项目(60576033); "863" 国家高技术研究发展计划资助项目(2006AA01Z106).

通讯作者: 周孔丹. E-mail: zhoudk@semi.ac.cn

研究新的纳米器件组织结构和信息处理机理,发展新颖的、不同于传统 CMOS 电路组织方式、适合于纳米电子器件特点的电路结构和容错计算方法。如果能以合理的成本制造出数以亿计的纳米器件,就可以靠器件数量、以及新的电路结构来弥补纳米加工技术和纳米器件性能的不足,研究出缺陷容错和噪声容错的纳米电子系统。

纳米电子器件不应该局限在只是研究它作为现有 MOSFET 极限尺寸器件的思路。也就是说,不应该只遵循现有 MOSFET 的功能和使用方式,简单地把纳米电子器件作为它的自然接替者,用于现有以 Von Neumann 体系为依据的计算方式或系统中作为逻辑运算和存储的小尺寸器件。纳米电子器件中十分丰实的新量子现象、新量子效应理应提供全新的计算方法和全新的系统组织形式。

1.2 神经计算和神经网络结构可以为缺陷容错和噪声容错的纳米电路结构研究提供新思路

一般说,纳米器件组成系统时不适合远距离交换信息,而邻近的器件之间又经常存在量子作用和相互耦合。神经网络中,神经元一般只需要与周围神经元交换信息,如细胞神经网络(CNN),一个神经元只需要与邻近的神经元互联形成突触。纳米器件在排列成二维或三维阵列时,器件间的相互电容性耦合和量子作用,有可能经神经网络研究后,被利用为突触互联,从而变“废”为“宝”,实现“无成本”的神经元突触联接。

人工神经网络是一种动态非线性系统,以分布式存储和广泛并行协同处理为特征,具有容错、联想记忆、自学习进化等特性,可学习和自适应不知道或不确定的系统,能够同时处理定量和定性信息。它是一种新的计算方法,具有冯诺曼体系不具备的独特能力,它具有 4 个特点:1)大规模并行处理信息;2)信息的分布式表示;3)有自组织、自适应、自学习能力;4)有冗余性和容错性。这些特点使得神经网络在解决复杂的分类、聚类 and 函数逼近等应用方面比现行的计算结构更具有优势,并且有形象思维和联想记忆的潜力,能够解决现行的计算体系不能解决的问题,是目前实现机器形象思维、机器智能的最有可能的途径。神经计算、神经网络研究有可能为利用纳米电子器件中丰实的量子效应来实现全新的计算方式、构建纳米电路系统提供理论基础和技术支持。

1.3 人工网络的局限性及纳米电子器件人工神经网络的可能

在纳米集成电路时代,由单电子器件和先进 CMOS 集成电路技术相结合制造神经网络芯片,单

位区域的神经元密度可以超过人脑神经系统的神经元密度,而信息处理的速度至少可以比人脑神经系统快 4 个数量级。纳米器件集成使研制有强大信息处理能力的人工神经网络芯片成为可能。

另一方面,在集成电路依据摩尔定律不断提高、计算成本不断下降的同时,系统的复杂程度却在与日俱增,这已成为当前整个 IT 行业不可避免的现实。科技越来越发达,技术与数据的处理过程也越来越复杂。企图以更加复杂的系统来解决问题,这已经成为信息技术发展的恶性循环。因此,未来复杂的 IT 系统,包括复杂的纳米电子系统,需要学习人自主神经系统的运作方式,使系统在各个层面上降低复杂性。

集成电路会在相对短的时间内,从纯粹的半导体晶体管集成电路(CMOS)时代过渡到半导体器件、纳米互连线、纳米器件混合集成电路(CMOL)时代。在合理可接受的制造成本内,电路的集成密度可望达到空前的规模,集成电路将很难适应以布尔逻辑为基础的电路结构和设计方法,它们似乎更适合于以容错、自组织等新方式来组织电路结构和实现系统功能。

人工神经网络可模拟生物信息处理机制,具备生物信息处理机制的免疫机能。已有的研究表明,生物免疫系统是保护生物有机体、协助它们对抗动态变化的环境与无数未知物质的有效体系,其机理对研究鲁棒性电子系统,特别是纳米电子体系结构的信息处理机制有很多可供借鉴的地方。纳米器件的特性,十分适合于以神经网络结构组成复杂功能的系统。

2 单电子隧穿结脉冲模型

隧穿结的模型可用隧道电容 C_j 和隧穿电阻 R 来描述,隧穿结的状态可用结电容上的电荷 Q 和通过隧道势垒的电子数 n 决定。由电荷守恒关系可得式(1):

$$Q(t) + e^* n(t) = i(t) \quad (1)$$

式中: $i(t)$ 是流入结导线的电流, e^* 是载流子电荷,电子隧穿前后,结上静电能变化可以式(2)表达:

$$E = \frac{Q^2}{2c} - \frac{(Q - e^*)^2}{2c} = \frac{e^* (Q - \frac{e^*}{2})}{c} \quad (2)$$

$E > 0$ 时,才可能发生隧穿现象。它使单电子器件的 $I-V$ 特性呈现特有的 $I=0$ 的分支,即单电子隧穿结的库仑阻塞;并且使 $I-V$ 曲线呈现周期性的振荡效果,即当非零电流达到正常态时,结电容电荷

将线性增加,直到达到临界电荷 $\frac{e}{2}$, 电压超 $u^{cr} = \frac{e}{2c}$ 时,隧穿事件将发生,使电荷 Q 跳到 $-\frac{e}{2}$, 并且新的电荷循环再次开始。

为了仿真和模拟的需要,首先应建立单电子器件的基本模型。量子效应反映在单电子器件中便是电子隧穿现象,单电子隧穿结的脉冲模型能够很好的反应隧穿电流离散特性。在脉冲模型中,一个隧穿结将被一个纯电容和一个与其并联的电压控制电流源模拟^[1],如图 1 所示。当结电压 u_j 超出门限电压 u^{cr} (由穿过这个结所需的最小电压定义)时, u_j 将触发压控电流源,脉冲电流 $i(t) = e(t - t_0)$ 通过电路,一个电子将隧穿过隧道电容,由节点 2 转移到节点 1。




图 1 单电子隧穿结脉冲模型

Fig 1 Impulse model of single electron tunnel junction

3 单电子器件的仿真

近年来,国际上对单电子电路的仿真模拟主要有主方程法和蒙特卡罗法。主方程法的计算量较大。Monte Carlo方法的精度难以提高,在减少数据的波动的同时运算效率会下降。在库仑岛之间的相互作用可以忽略不计的情况下,单电子隧穿结的仿真还可以利用 SPICE和 Matlab来完成。这 2 种方法使用灵活,效率高,具有良好的准确性。此外,Matlab软件包中也集成了传统器件的模型和仿真条件,这更加有助于混合的 MOS/SET电路的仿真,为未来混合电路的发展提供有力条件。


3.1 电压偏置型单电子隧穿结的建模

单电子器件的基本模型可以用电压偏置或者电流偏置。在这里只分析电源偏置电压偏置型的单电子隧穿结的简化电路模型如图 2 (a)所示, C_j 为一个隧穿结, R 为电阻,电路加上正的偏执电压。三者组成了单电子隧穿结的基本宏观模拟部分。它同时也是单电子振荡器的一部分(见文章的振荡器部分)。在电阻和隧穿结之间,存在一个岛节点,用来存储电子。隧穿结的 Matlab仿真结构如图 2 (b)所示,利用 Matlab语言编辑设计的 vltage模块来模拟隧穿结


的功能。这个基本的单电子晶体管的模型将成为后续用人工神经网络实现单电子电路的基本单元。

3.2 电压偏置型单电子隧穿结电压特性仿真结果

在结电压小于临界值的情况下,隧穿结首先由偏置电压充电,当岛节点电压 $V_{node} = V_{dd}$ 时,电路达到稳定状态。如果此时,另外有一个外部输入加在岛节点上,并且其值超过临界电压,将会有有一个电子过隧穿结,到达岛节点。隧穿过程将导致岛节点电压从 V^{cr} 突然下降到 $-V^{cr}$,此时的电路稳定性被破坏,结电压将重新对隧穿结充电,从而使电路又一次达到稳定状态。由于电子隧穿现象得到的这种电压变化,会形成一系列脉冲信号,是另一种形式的信息表达。



(a)电压偏置型单电子隧穿结简化电路结构




(b)Matlab仿真结构


图 2 仿真结构比较图

Fig 2 Simulation structure comparison

正电压偏置的单电子隧穿结 Matlab特性仿真结果曲线如图 3 (a)所示,在仿真时设置 $V_{dd} = 0.8e-3V$, $C_j = 1e-16F$, SPICE特性曲线如图 3 (b)所示^[2],可以看出由于 Matlab仿真不受传统器件的特性限制,有更锋利的拐角,也即它的准确性更好。



(a)电压偏置型单电子隧穿结电压的 Matlab特性曲线



(b)电压偏置型单电子隧穿结电压 SPICE特性曲线

图 3 电压偏置型单电子隧穿结电压 Pspice 和 Matlab 特性曲线比较

Fig 3 Comparison of Pspice and Matlab voltage characteristic curves

3.3 单电子振荡器即抑制型突触

Tomoki Fukai提出了由兴奋型神经元(三角形)和抑制型神经元(圆形)组成的神经网络^[3]如图4所示。递归的兴奋型连接被抑制型突触中和,其他的连接都是非抑制型的。抑制型的突触可以由单电子振荡器来模拟,为了考察抑制型突触的动态特性,本文采取比较简单的电路来进行仿真。




图 4 兴奋 抑制神经元模型

Fig 4 Excitatory/inhibitory neuron model




图 5 单电子振荡器电路结构

Fig 5 Circuit configuration of single electron oscillator

把本文 3.1 中电压偏置型单电子隧穿结的岛节点利用耦合电容串联起来,并依次加上正负偏置电压,就构成了单电子振荡器^[4-6],如图 5 所示。由于利用这样的振荡器可以进一步构成抑制型突触,这样

的突触对于构建鲁棒性较好的细胞神经网络将会是十分重要的。偏置电压的极性交替使得脉冲信号能够传播下去,以 2 个隧穿结串联为例,当外部输入加在隧穿结 A 上, A 的岛节点电压将迅速变化,这个变化产生的脉冲信号将作为隧穿结 B 的外部输入,导致 B 的电子隧穿,又产生一个反向的脉冲信号。推广下去,对于一个单电子振荡器来说,每个隧穿结的偏置电压都和它相邻的 2 个偏置电压反向,那么,电子隧穿现象将被传播下去,也就是说,脉冲信号被传播下去了。

3.4 对比不变的模式识别

利用图 5 的电路可以用来考察抑制型突触的应用,即对比不变的模式识别。输入脉冲经过兴奋型神经元及抑制型突触后,被突触后神经元所接收,一般来讲突触后电位 (EPSP)持续一段时间,当兴奋型小于临界电压 V_{th} 时,突触后神经元输出脉冲,点火后重置 EPSP。




图 6 包含抑制型突触的神经元示意图

Fig 6 Neurons containing inhibitory synapse

EPSP的平均值与突触前兴奋神经元数目成线性关系,从而,在设置合适临界电压的情况下,可以根据 EPSP识别出兴奋神经元的数目,如图 6 所示。然而影响 EPSP的另一因素是点火率, EPSP也随着点火率的增大而增大,因此,点火率的不固定将影响 EPSP识别突触前神经元数目的性能。正如 Tetsuya Asai所研究证明的那样,连接到抑制型突触上的突触后神经元对点火率的依赖性要远小于非抑制型突触^[7],如图 7、8 所示。

4 鲁棒性单电子电路构建

为了消除单电子器件的不可靠性对电路的影响,必须构建高度容错的网络来实现基本逻辑功能。

在这里,将构建具有 4 层的数据前向传递网络来实现电路的鲁棒提升。第 1 层是输入层,来接受传统的二值信号,第 2 层是关键单元来增强电路的可靠性,它由相同的单元构成,它通过增加重复单元的




图 7 EPSP的最小值和神经元个数的关系

Fig 7 The relationship between minimum number of EPSP and number of neurons




图 8 EPSP超过临界值时的点火率分别与突触前兴奋神经元数目的关系

Fig 8 Relationship between number of neurons and firing rate

数量来提升电路的可靠性,但又不同与平常的单纯冗余.第 3 层接收第 2 层的信号,来决定各个电路的权值.最后一层通过传输函数来决定最后的输出信号,所以又叫做决策层.

引进三层神经网络来实现简单的累加器的功能.图 9 是一个与非电路第 2 层的示意图,它是由 3 个相同的与非电路来构成,每个电路的 Matlab 仿真示意图如图所示.它同时要通过第 3 层来决定各个电路的权值.在决定各个权值的时候,首先判断各个电路输出的范围.由胜者得权的方式决定各个电路的权值.在这里假定 3 个电路中有 2 个可以正常工作,一个工作状态异常,那么这里得权的将是正常工作的 2 个电路.所以在 1 个电路不能正常工作的情况下电路仍然能正常行使与非的功能.首先,在保证单个电路单元能正常行使逻辑功能的情况下,来进行后续的工作.仍然用 Matlab 来验证电路逻辑功能的正确性.

第 3 层经过如式 (3) 所示的加权来实现各个输入的响应.

$$y = \frac{V_{fs}}{k_i} \prod_{i=1}^n k_i x_i \quad (3)$$

式中: k_i 是各个等量输出的权值, V_{fs} 是允许输出的电压的最大值. x_i 是第 2 层各个等量向量的输出.

错误能被恢复的上限^[9]可以用式 (4) 表示:

$$v_{mm} < \min \left\{ \frac{1}{2} \left(v_{H \min} - \frac{V_{fs}}{N} \times \prod_{i=1}^N k_i v_{out_i} \right) \right\} \quad (4)$$

式中: v_{mm} 是电路能容许的输出噪声容限, $v_{H \min}$ 是逻辑 1 的最低电平, V_{fs} 是输出端容许的最大电压. k_i 是第 2 层各同等功能电路的权值. $k_i v_{out_i}$ 是对第 2 层各个相同功能的电路的实际逻辑输出加权. N 是第 2 层冗余单元的数目.




图 9 ANN单电子累加器第 2 层结构示意图

Fig 9 Structure of single electronic adder




图 10 单电子电路的正确率和冗余度及器件出错率的关系图

Fig 10 Correct rate of single electronic circuit with the failure rate of devices and redundancy

近年来,很多方面的研究在单纯的增强电子电路冗余度的情况下来增强电子电路的鲁棒性.这对构建超大规模集成电路是很消耗资源的,甚至会带来一些电路的功耗和散热等系列问题.从图 8 可以看出电路的复杂性随着电路的可靠性的增加而增加.本文应用人工神经网络来增强电路的鲁棒性可以抑制电路的复杂程度.一般来说,应用神经网络的电路鲁棒性也

是随着电路的复杂度的增加而增加的.但是它引入的冗余远小于 Schimida^[10]提出的单纯的重复增加鲁棒性的方法.在构建电路的同时,电路的规模和鲁棒性也是设计者应该首选考虑的问题.

5 结束语

从纳米电子器件的局限性和发展前景以及人工神经网络的特性出发,将二者结合起来,用神经网络的方法解决单电子电路的鲁棒性问题,首先通过对单电子器件的特性分析及建模,充分了解单电子电路的工作机理和表达特性,研究了单电子神经网络在模式识别方面的应用,进而构建单电子器件神经网络电路,并对构建电路的特性和鲁棒性进行了分析.同时也证明了人工神经网络是构建单电子可靠电路的首选方法.

参考文献:

[1] ZHOU K, LU H. Simulation of single electronic device and robust circuit construction[C]//Proceedings of IEEE International Conference on Control and Automation Guangzhou, China, 2007: 211-213.

[2] RUDIEV D H, JAAP H, ROELOF H. A spice model for single electronics[C]// IEEE International Symposium on Circuits and Systems Bangkok, Thailand, 2002: 868-871.

[3] KLUNDER R H, HOEKSTRA J. Energy conservation in a circuit with single electron tunnel junctions[C]// IEEE International Symposium on Circuits and Systems Sydney, Australia, 2001: 1591-1594.

[4] JOYA T, ASA I T, KAGAYA R, et al. Neuronal synchrony detection on single-electron neural networks [J]. Chaos, Solitons and Fractals, 2006, 27(4): 887-894.

[5] JOYA T, ASA I T, AMEMIYA Y, et al. Single-electron circuit for inhibitory spiking neural network with fault-tolerant architecture[C]// IEEE International Symposium on Circuits and Systems ISCAS05 Kobe, JP, 2005: 2535 - 2538.

[6] L M J, K M D G, CHAE S I. A 16-bit carry-look ahead adder using reversible energy recovery logic for ultra-low-energy systems[J]. IEEE J SSC, 1999, 34(6): 898-903.

[7] JAAP H. On the impulse circuit model for the single-electron tunnelling junction[J]. International Journal of Circuit Theory and Applications, 2004, 32(5): 303-321.

[8] SCHMID A, LEBLEBICI Y. Robust circuit and system design methodologies for nanometer-scale devices and single-electron transistors [J]. IEEE Transactions on Very Large Scale Integration Systems, 2004, 12(11): 1156-1166.

[9] ROERMUND A. From nanotechnology to nanoelectronic systems, from SETs to neural nets[C]// ISCAS 2000-IEEE International Symposium on Circuits and Systems, Geneva, Switzerland, 2000: 8-9.

作者简介:



周孔丹,女,1982年生,硕士研究生,主要研究方向为鲁棒性单电子电路的构建,发表学术论文 1篇.



李 宁,女,1982年生,硕士研究生,主要研究方向为单电子电路的仿真.



鲁华祥,1965年生,研究员,博士生导师,主要研究方向为半导体神经网络技术及其应用.近年来,作为项目负责人或骨干研究人员已参加完成国家重大科技攻关项目 3项、863计划 2项、国家自然科学基金重点项目 1项,取得已鉴定的成果 5项,发表学术论文 50余篇.